NVIDIAとシスコ、12.8 Tbpsのスループットを目指すUSFP光モジュール仕様を発表

NVIDIAとシスコは、Universal Small Form Factor Pluggable（USFP）を共同で発表し、各レーンで400Gbpsの信号伝送を実現できるプラガブル光トランシーバーの市場初の仕様を策定した。¹ 新たに提案されたパッケージの物理的なサイズは、標準OSFPハードウェアの確立された寸法に直接対応する。¹ 初期のハードウェア改訂版は全二重経路を16本備え、累積転送速度を毎秒12.8テラビットに引き上げるため、32チャンネル以上への拡張に対応する設計となっている。¹ 400G SerDesの動作能力を実装することで、このモジュールは従来のレーン当たり200Gのプラガブルソリューションと比べ、帯域幅密度を4倍に高める。¹ 生の伝送容量の増加に加え、設計仕様は従来の相互接続方式に比べ、相対的な電力効率を1.3倍に高める。¹

設置時の端子接点の物理的な摩耗を防ぎ、チャンネルの信号忠実度を維持するため、このトランシーバーは独自の2段階挿入手順と2次元インターフェースアレイを採用している。¹ 電気・熱仕様では、レセプタクルが最大100ワットの連続動作電力を受け入れ、分配できる。¹ この熱的な上限はモジュール筐体内で直接処理され、発熱を放散するための独立した内部冷却液ループを必要としない。² 業界資料によると、内部に専用の流体経路を設けずにこの100ワットの負荷を管理することで、ネットワークスイッチ全体のアーキテクチャ設計が簡素化される。¹ トランシーバーアセンブリー内の追加冷却回路をなくすことで、過度な物理的複雑さが周辺のスイッチボードベイに及ぶのを防ぐ。¹²

このモジュラーアーキテクチャは、1.6Tbpsで動作する個別のネットワークエンドポイントに対応するとともに、運用者がコアトポロジーを12.8Tbpsへ拡張できる余地を備えている。² 技術分析によると、レーン当たり400Gbpsのシリアル化と、レーン数を16本から32本以上に拡張することを組み合わせれば、コンピューティングセンターは12.8 Tbpsの上限に到達できる。¹ この大容量規格は、NVIDIAのSpectrum-Xイーサネットネットワーク製品群と、シスコのSilicon Oneスイッチングエンジンを結ぶアーキテクチャ上の連携を通じて生まれた。² 両社は、高密度アクセラレータークラスターと分散型スパイン層の間で通常発生する帯域幅のボトルネック解消に、共同のエンジニアリング作業を集中させた。²

理論上のインターフェースを実用的な機器にするため、NVIDIAとシスコは精密コネクターのサプライヤーであるTE Connectivityとアンフェノールと直接提携している。² これらのハードウェアパートナーは、規格の物理的な公差に必要な機械部品と多次元アレイピンの製造を支援している。¹² 参加スポンサーは、この接続形式を自社のサプライネットワーク内で閉鎖的な独自資産として保持する考えはない。² その代わり、企業側の支援者は、コミュニティー主導の複数企業間合意の枠組みで運営されるオープンハードウェア規格に、この構成を発展させる意向だ。²

光伝送スループットと省電力に関して示された向上幅は、いずれも確定済みのベンチマーク結果ではなく、設計目標を表している。² 企業の運営グループは、独立した検証値や製造規模、部品の想定店頭価格をまだ公表していない。² NVIDIAの上級副社長、ギラッド・シャイナー氏は今回の発表の意義を強調し、最新の人工知能工場の構築は、基盤となる物理リンク層の再評価から始まると述べた。² 基盤となる接続を再設計しなければ、大規模な計算クラスターは長時間にわたる集合学習処理の間、プロセッサー資源を十分活用できない恐れがある。²

この光接続に関する提携は、Open Compute Project Global Summitで紹介された大規模なインフラ整備計画の一環だ。⁵ 同会合でNVIDIAは、新たなサーバーホールの構造機構を標準化することを目指す複数の共通リファレンス設計と提携を発表した。⁵ 提出された設計には、オープンなNVIDIA MGX開発プラットフォームを通じて提供された、Vera Rubinサーバーシャシーとコンピュートトレイの設計図が含まれる。⁵ これらのシャシー設計により、オープンソースの機器メーカーは、大規模な人工知能設備向けに統一されたシステム構成を組み込める。⁵

シャシー構造の設計図に加え、エコシステムの更新には改訂版のMGX 1.2技術仕様が含まれた。⁵ この規格の改訂版は、密集して積み重ねられた電子機器から熱を取り除くための、ラック単位のブラインドメイト式液冷カップリングを規定している。⁵ 文書ではまた、改訂版の相互接続バックプレーンに加え、極めて大きな電力分配要件に対応する5,000アンペアのバスバー構成も正式に定めている。⁵ こうした厳しい電力・流体処理要件は、現代の分散コンピューティング基盤が求める物理的な入力の増大を反映している。⁵

相互接続速度の絶え間ない向上は、DBS銀行のフォーラムでNVIDIAの最高経営責任者（CEO）、ジェンスン・フアン氏が説明した、より広範なコンピューティングの動向と一致する。⁴ フアン氏は、GLM、Kimi、DeepSeekなどの中国発のオープンモデルが、実社会で有効な運用処理を実現していると指摘した。⁴ 同氏は、より経済的なオープンモデルの構造により、企業がさまざまな業界で自律型インテリジェンスのパイプラインを導入するようになると述べた。⁴ こうしたソフトウェア導入の広がりによって、物理的なデータセンター空間、処理ハードウェア、計算能力への商業的需要が高まると見込まれている。⁴ さらに先を見据え、フアン氏は量子コンピューティングシステムが3〜5年以内に実用的な主流用途に届き始める可能性があるとの見通しを示した。⁴

中核的なデータセンターファブリックにとどまらず、高速コンピューティングアーキテクチャは産業用ロボットや自動車のナビゲーションにも浸透しつつある。³ デルタ電子は、次世代の自動運転車プラットフォームの開発を加速させるため、NVIDIAと戦略的提携を結んだ。³ これらの輸送関連プロジェクトは、ロボタクシーやレベル4の自動運転車両向けのコンピューティング・センサー基盤となるNVIDIA Hyperionプラットフォームを利用する。³ Hyperionは、2基のDRIVE AGX ThorコンピューターモジュールとNVIDIA Halos安全ソフトウェアモジュールを組み合わせ、リアルタイムのナビゲーション制御を実現する。³